

低抖动多功能数字延迟脉冲发生器



产品描述:

DG645是一款多功能数字延迟/脉冲发生器,可提供精确定义的脉冲,重复频率高达10MHz。与旧设计相比,该仪器提供了多项改进——更低的抖动、更高的精度、更快的触发速率和更多的输出。DG645还具有以太网、GPIB和RS-232接口,用于仪器的计算机或网络控制。


产品特点:

- ☀ 4脉冲, 8延迟输出 (可选)
- ☀ <25 ps rms抖动
- ☀ 触发频率达10 MHz
- ☀ 精密速率发生器
- ☀ 轻松与同步
- ☀ 80 MHz锁模激光器
- ☀ 快速过渡时间
- ☀ 卵形晶体或Rb时基 (可选)
- ☀ 以太网、GPIB和RS-232接口

延迟发生器定时:

所有数字延迟发生器都通过计算快速时钟 (通常为100 MHz) 的周期来测量时间间隔。大多数数字延迟发生器还具有较短的可编程模拟延迟, 以实现比时钟周期更精细的时间间隔。不幸的是, 如果触发与时钟不同相, 则可能会出现一个时序不确定性的时钟周期 (通常为10 ns)。

DG645 通过测量触发相对于内部时钟的时序并补偿模拟延迟来消除时序不确定性。这种方法可将抖动降低约100×并允许内部速率发生器以任何速率工作, 而不仅仅是时钟频率的子倍数。



时序图

触发:

DG645 具有多种触发模式。周期抖动小于 100 ps 的内部速率发生器可在 100 μ Hz 至 10 MHz 范围内设置, 分辨率为 1 μ Hz。具有可调阈值和斜率的外部触发输入可以触发定时周期、突发周期或单次触发。一键触发单次射击。线路触发器与交流电源同步工作。后面板触发抑制输入可以在定时周期内禁用触发器或任何脉冲输出。

DG645 通过触发抑制和预缩放功能支持许多复杂的触发要求。


触发器延迟设置连续触发之间的最短时间。如果应用程序中的触发事件产生显著的噪声瞬变, 在生成下一个触发器之前需要时间衰减, 这将非常有用。触发保持也可用于以输入触发速率的子倍数触发 DG645。

触发预缩放使 DG645 能够以更快的信号源同步触发, 但触发频率是原始触发频率的子倍数。例如, DG645 可以以 1 kHz 的频率触发, 但可以通过将触发输入预缩放 80,000 来与以 80 MHz 运行的锁模激光器同步。此外, DG645 还为每个前面板输出包含一个单独的预分频器, 使每个输出能够以触发速率的子倍数运行。

前面板输出:

有五个前面板输出: T0、AB、CD、EF 和 GH。The T0 输出在定时周期内置位。T 的前缘 0 是零时间参考。编程延迟 (A、B、C、D、E、F、G 和 H) 设置为 0 s 至 2000 s, 分辨率为 5 ps, 以控制四个脉冲输出的前沿和后沿的时序。


每个前面板输出可以驱动 50 Ω 负载, 并具有 50 Ω 源阻抗。输出幅度可在 0.5 至 5.0 V 范围内设置, 输出失调范围可超过 ± 2 VDC, 以提供几乎任何逻辑电平 (NIM、ECL、PECL、CMOS 等)。在任何输出幅度下, 输出转换时间均小于 2 ns。



前面板输出

后面板输出:

可选后面板输出, 支持各种应用。选项 1 提供 T05 V逻辑电平的输出和8个编程延迟 (A、B、C、D、E、F、G和H), 转换时间小于1 ns。选项2提供相同的输出, 但为30 V、100 ns脉冲, 转换时间小于5 ns, 适用于高噪声环境中的定时分配。选项 3 提供 8 个组合输出, 可在 5 V 逻辑电平下提供 1 至 4 个脉冲, 转换时间小于 1 ns。每个输出具有 50 Ω 源阻抗。




组合输出

时基:

标准时基的精度为 5 ppm, 抖动10-8, 适用于许多应用。可选时基适用于需要更好速率和延迟精度或降低速率和延迟抖动的用户。


标准时基延迟1 s的时序误差可高达5 μ s, OCXO时基的时序误差为200 ns, 但铷时基的时序误差仅为500 ps (校准后一年)。对于短延迟, 抖动通常为 20 ps。但是, 对于 1 s 延迟, 标准时基可以贡献高达 10 ns 的额外抖动, 而可选时基贡献的额外抖动不到 10 ps。



时序误差与延迟

快速上升时间模块:

DG645 前面板输出的转换时间小于 2 ns。SRD1 是一个内置于直插式 BNC 连接器中的附件, 可将前面板输出的上升时间缩短到 100 ps 以下。前面板最多可连接五个 SRD1, 以减少所有输出的上升时间。



抖动与延迟

产品规格:

DG645 规格	
延迟	
频道	4 个独立脉冲控制位置和宽度。8 个延迟通道可供选择。 (见下面的输出选项)
范围	0 到 2000 秒
分辨率	5 皮秒
准确性	1 ns + (时基误差 × 延迟)
抖动 (rms)	25 ps + (时基抖动 × 延迟)
分机。触发。到任何输出 (Ext. trig. to any output)	15 ps + (时基抖动 × 延迟)
T0到任何输出	
触发延迟	85 ns (外部触发到 T 0输出)



时基 (Timebases)	
标准	
抖动	10^{-8} s/s
稳定性	2×10^{-6} (20 °C 至 30 °C)
老化	5 (ppm/yr)
Opt. 4 OCXO	
抖动	10^{-11} s/s
稳定	2×10^{-9} (20 °C 至 30 °C)
老化	0.2 ppm/年
Opt. 5 Rubidium(铷)	
抖动	10^{-11} s/s
稳定	2×10^{-10} (20 °C 至 30 °C)
老化	0.0005 ppm/yr
外部输入	10 MHz $\pm$ 10 ppm, 正弦 >0.5 Vpp, 1 k Ω 阻抗
输出	10 MHz, 2 Vpp 输入 50 Ω
外部触发器	
Rate	DC 至 1/(100 ns + 最长延迟), 最大10 MHz
临界点	± 3.50 VDC
坡 Slope	在上升沿或下降沿触发
阻抗	1 M Ω + 15 pF
内部速率发生器(Internal Rate Generator)	
触发模式	Continuous, line or single shot
速度	100 μ Hz 至 10 MHz
解析度	1 μ Hz
准确性	与时基相同
抖动 (rms 有效值)	<25 ps (10 MHz/N 触发率) ; <100 ps (其他触发率)
突发发生器	
Trigger to first T0	
范围(Range)	0 到 2000 秒
分辨率	5 ps
脉冲之间的周期	
范围	100 ns 至 42.9 s
分辨率	10 ns
每个突发的延迟周期	1 至 $2^{32}-1$

输出 (T 0、AB、CD、EF 和 GH)	
源阻抗	50Ω
过渡时间	<2 纳秒
过冲	<100 mV + 10 % 的脉冲幅度
抵消	±2V
振幅	0.5 至 5.0 V (电平 + 偏移<6.0 V)
准确性	100 mV + 5 % 脉冲幅度

常规	
计算机接口	GPIB (IEEE-488.2)、RS-232 和以太网。
	所有仪器功能都可以通过接口进行控制。
非易失性存储器	可以存储和调用九组仪器配置。
Power	<100 W, 90 至 264 VAC, 47 Hz 至 63 Hz
尺寸	8.5" × 3.5" × 13" (WHL)
重量	9 lbs.
保修	一年零件和人工材料和工艺缺陷
输出选项	
选项 1 (延迟输出)	
输出数量	8 个 (后面板 BNC)
输出	T 0, A, B, C, D, E, F, G 和 H
源阻抗	50Ω
过渡时间	<1 纳秒
过冲	<100 毫伏
等级	+5 V CMOS 逻辑
脉冲特性	
上升沿	At programmed delay
下降沿	25 ns after longest delay
选项 2 (高压输出)	
输出数量	8 个 (后面板 BNC)
输出	T 0, A, B, C, D, E, F, G 和 H
源阻抗	50Ω
过渡时间	<5 纳秒
级别	0 至 30V 进入高阻抗, 0 至 15V 进入 50Ω (幅度降低 1 %/kHz)
脉冲特性	
上升沿	At programmed delay
下降沿	100 ns after the rising edge



选项 3 (组合输出)	
输出数量	8 个 (后面板 BNC)
输出	T 0, AB, CD, EF, GH, (AB+CD), (EF+GH), (AB+CD+EF), (AB+CD+EF+GH)
源阻抗	50Ω
过渡时间	<1 纳秒
过冲	<100 mV + 10 % 的脉冲幅度
脉冲特性	
T 0, AB, CD, EF, GH	延迟之间的时间逻辑高 (Logic high for time between delays)
(AB+CD), (EF+GH)	由给定通道的逻辑OR产生的两个脉冲
(AB+CD+EF)	由给定通道的逻辑OR产生的三个脉冲
(AB+CD+EF+GH)	由给定通道的逻辑OR产生的四个脉冲
选项 SRD1 (快速上升时间模块)	
上升时间	<100 皮秒
秋季时间	<3 纳秒
抵消	-0.8 V 至 -1.1 V
振幅	0.5V 至 5.0V
加载	50Ω